PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-230250

(43)Date of publication of application: 24.08.2001

(51)Int.CI.

H01L 21/3205 H01L 21/82 H01L 21/8238 H01L 27/092

(21)Application number: 2000-035297

14.02.2000

(71)Applicant : HITACHI LTD

(72)Inventor: HOTTA SHOJI

FUKUDA HIROSHI AOKI HIDEO MORI KAZUTAKA

HASEGAWA NORIO


(54) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR AS WELL AS METHOD FOR FORMING MASK PATTERN

(57)Abstract:


(22)Date of filing:

PROBLEM TO BE SOLVED: To apply an OPC to a large scale logic circuit by reducing a DA treating time in the case of OPC treating a random pattern such as the logic circuit or the like.

SOLUTION: A dummy pattern 16 is disposed on a periphery of a wiring 15 having an isolated patterning (e.g. a penetrating through hole pattern). In the case of applying the OPC to the penetrating through hole part or a line end of the wiring 15, a predetermined rule is applied without considering the state of a peripheral pattern, and a hammer head 17 is added.



JS\$ 5



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]



·(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2001—230250

(P2001-230250A) (43)公開日 平成13年8月24日(2001.8.24)

| (51) Int. Cl. ⁷ | 識別記号 | F I | | | | テーマ | י ן ~בי | (参考) |
|----------------------------|------------------------------|------------|---|------|------|-------|----------------|------|
| H01L 21/3205 | | H01L 21/88 | | | В | 5F033 | | |
| 21/82 | | 21/82 | | | С | 5F048 | | |
| 21/8238 | • • | 21/88 | | | · s | 5F064 | | |
| 27/092 | | 27/08 | | 321 | F | | | |
| | | 審査請求 | 未請求 | 請求項 | の数 5 | OL | (全 | 12頁) |
| (21)出願番号 | 特願2000-35297 (P 2000-35297) | (71)出願人 | 000005108 | | | | | |
| | | | 株式会社日立製作所 | | | | | |
| (22) 出願日 | 平成12年 2 月 14日 (2000. 2. 14) | | 東京都千代田区神田駿河台四丁目6番地 | | | | | |
| | | (72)発明者 | 堀田 尚 | = | | | | |
| | | | 東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 | | | | | |
| | | | | | | | | |
| | | (72)発明者 | 福田 宏 | | | | | |
| | | | 東京都国分寺市東恋ヶ窪一丁目280番地 | | | | | 地 |
| | | | 株式会社 | 日立製作 | 「所中が | 以研究所 | 内 | |
| | | (74)代理人 | 10008000 | - | | | | |
| | | | 弁理士 | 筒井 オ | で和 | | | |
| | | | | | | | | |
| | | | | | | 最 | 終頁 | に続く |

(54) 【発明の名称】半導体装置およびその製造方法並びにマスクパターンの生成方法


(57)【要約】


【課題】 ロジック回路等のランダムパターンに対し、OPC処理を行う場合のDA処理時間を減らし、OPCの大規模ロジック回路への適用を可能にする。

【解決手段】 孤立パターニング(たとえば貫通スルーホールパターン)を含む配線15の周辺にダミーパターン16を配置する。そして、配線15の貫通スルーホール部あるいはライン端部にOPCを適用する場合、周辺パターンの状況を考慮せずに一定のルールを適用し、ハンマーヘッド17を付加する。

Ø 5

(a)





【特許請求の範囲】

【請求項1】 半導体素子が形成された半導体基板上の いずれかの層に絶縁膜を形成し、前記絶縁膜に下層配線 または前記半導体素子に接続する接続部材を形成する工 程と、前記接続部材上に導電膜を形成し、前記導電膜を パターニングして配線層を形成する工程とを含む半導体 装置の製造方法であって、

1

前記導電膜のパターニングには、配線として機能する配 *線パターンとダミーパターン*とを含むマスクが用いら

前記配線パターンには、隣接するパターンの存在しない 隣接パターン不存在部が含まれ、

前記隣接パターン不存在部の周辺には、前記ダミーパタ ーンが配置され、

前記配線パターンを構成する個々のパターンに対する光 近接効果補正は、周辺に配置されるパターンに依存せ ず、同一ルールを適用して行われることを特徴とする半 導体装置の製造方法。

【請求項2】 半導体素子が形成された半導体基板上の いずれかの層に絶縁膜を形成し、前記絶縁膜に下層配線 20 または前記半導体素子に接続する接続部材を形成する工 程と、前記接続部材上に導電膜を形成し、前記導電膜を パターニングして配線層を形成する工程とを含む半導体 装置の製造方法であって、

前記導電膜のパターニングには、配線として機能する配 線パターンとダミーパターンとを含むマスクが用いら ・ れ、

前記配線パターンには、隣接するパターンの存在しない 隣接パターン不存在部が含まれ、

前記隣接パターン不存在部の周辺には、前記ダミーパタ 30 ーンが配置され、

前記配線パターンを構成する個々のパターンに対する光 近接効果補正は、周辺に配置されるパターンに依存せ ず、同一ルールを適用して行われ、

前記ダミーパターンは、前記配線パターンに含まれる孤 立パターンと同等の寸法で形成された方形パターンで構 成され、前記方形パターンが前記孤立パターンを取り囲 む位置に前記孤立パターンに近接して配置されたもので あり、

前記ダミーパターンの前記方形パターンが、前記配線パ 40 ターンの位置に配置されるときには、前記方形パターン は配置されないことを特徴とする半導体装置の製造方

【請求項3】 半導体素子が形成された半導体基板上の いずれかの層に絶縁膜を形成し、前記絶縁膜に下層配線 または前記半導体素子に接続する接続部材を形成する工 程と、前記接続部材上に導電膜を形成し、前記導電膜を パターニングして配線層を形成する工程とを含む半導体 装置の製造方法であって、

線パターンとダミーパターンとを含むマスクが用いら ħ,

前記配線パターンには、隣接するパターンの存在しない 隣接パターン不存在部が含まれ、

前記隣接パターン不存在部の周辺には、前記ダミーパタ ーンが配置され、

前記配線パターンを構成する個々のパターンに対する光 近接効果補正は、周辺に配置されるパターンに依存せ ず、同一ルールを適用して行われ、

前記パターニングに用いる露光の照明条件には、ライン アンドスペースパターンその他の繰り返しパターンに適 した、輪帯照明その他の変形照明を適用することを特徴 とする半導体装置の製造方法。

【請求項4】 半導体素子が形成された半導体基板と、 前記半導体基板上の何れかの層に形成された絶縁膜と、 前記絶縁膜に形成された接続部材と、前記絶縁膜上に形 成された配線層とを含む半導体装置であって、

前記配線層には、配線として機能する配線パターンと、 配線としては機能しないダミーパターンとが含まれ、前 記配線パターンには、密集パターンと孤立パターンとが

前記ダミーパターンは、前記孤立パターンを取り囲む位 置に前記孤立パターンに新設して形成されている第1の 構成、または、前記ダミーパターンは、前記配線パター ンに含まれる隣接パターン不存在部の周辺に配置される 第2の構成、の何れかの構成を有することを特徴とする 半導体装置。

【請求項5】 配線パターンとダミーパターンとを併有 し、前記配線パターンには、隣接するパターンの存在し ない隣接パターン不存在部が含まれるマスクパターンの 生成方法であって、

前記隣接パターン不存在部の周辺に前記ダミーパターン を配置する第1の方法、

前記配線パターンを生成し、前記隣接パターン不存在部 の周辺に前記ダミーパターンを配置し、前記配線パター ンと前記ダミーパターンとが重畳して形成される前記ダ ミーパターンの部分を除去し、前記ダミーパターンと前 記配線パターンとを合成する第2の方法、

前記配線パターンと前記配線パターンに含まれる孤立パ ターンとを別々のレイアウト層で生成し、前記孤立パタ ーンの周辺に前記ダミーパターンを配置し、前記配線パ ターンと前記孤立パターンおよび前記ダミーパターンと を合成する第3の方法、または、

前記配線パターンと前記配線パターンに含まれる孤立パ ターンとを別々のレイアウト層で生成し、前記孤立パタ ーンの周辺に前記ダミーパターンを配置し、前記孤立パ ターンおよび前記ダミーパターンと前記配線パターンと が重畳して形成される前記孤立パターンおよび前記ダミ ーパターンの部分を除去し、前記配線パターンと前記孤 前記導電膜のパターニングには、配線として機能する配 50 立パターンおよび前記ダミーパターンとを合成する第4

の方法、

の何れかの方法を有し、前記配線パターンを構成する個 々のパターンに対する光近接効果補正を、周辺に配置さ れるパターンに依存せず、同一ルールを適用して行うこ とを特徴とするマスクパターンの生成方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置および その製造技術に関し、特に、密集ラインパターンと孤立 パターンとが共存するようなパターン層を有する半導体 10 装置に適用して有効な技術に関する。

[0002]

【従来の技術】光リソグラフィ技術では、パターンの微 細化に伴い光近接効果(OPE: Optical Proximity Ef fect)の影響が現れるようになり、光近接効果補正(O PC: Optical Proximity Correction) が必要になって くる。特にパターンサイズが露光波長程度あるいはそれ 以下になると、光近接効果の影響が顕著となり、OPC 適用の必要性が高くなる。なお、光近接効果補正に関し ては、たとえば1998年11月30日 株式会社 培風 20 館発行、「半導体プロセス技術」、p92~p93に記 載されている。

【0003】DRAMのメモリセル等に形成されるパタ ーンは周期パターンであり、このような周期パターンに OPCを適用する場合には、シミュレーションあるいは 実験を行い、その結果をもとに基本セル (メモリセル) に対してのみOPCを行えばよい。つまり、1つの基本 セルに対して最適なOPCの補正量、補正形状が得られ れば、ほぼ全てのセルに対して均等なOPCを適用すれ ば足り、全てのセルに対して個々にOPCを行う必要は 30 ない。このように周期パターンに対して比較的簡単にO PCが適用できるため、周期パターンについては早くか らOPCが導入されてきた。

[0004]

【発明が解決しようとする課題】ところが、ロジック回 路に適用されるパターンはランダムである。これらラン ダムパターンの場合は、バタンサイズや周辺パターンと の距離、形状等がランダムであり、それら個々のランダ ムパターンに対して最適なOPC補正を適用しようとす れば、補正形状、補正量等を逐一計算しなければならな 40 い。ランダムパターンの場合に周辺パターンまで含めた 大規模なOPCを適用しようとすれば、大規模で複雑な OPC処理が必要となる。DA処理時間の問題から、ロ ジックバタンに対してはルールベースのOPCが一般的 である。ところが、そのルールが複雑であれば、やはり DA処理時間が膨大となり、OPCの適用が困難となっ てしまう。

【0005】また、OPCによるパターンサイズの補正 は、基本的にベストフォーカス時の寸法を補正するの

場合、デフォーカス時まで考慮すると寸法精度の向上は 困難である。

【0006】たとえば、ロジック配線層の貫通スルーホ ールパターンの場合、密集ラインパターンと孤立貫通ス ルーホールパターンが同一マスクに共存することにな る。このような場合、OPCの適用は必須である。しか し、OPCの補正量は周辺パターンに依存するため、周 辺パターンを考慮して補正形状、補正量等を決定しなけ ればならない。ところが、周辺パターンの形状はランダ ムであり、複雑なOPCルールが必要となり、結果とし て膨大なDA処理時間を要する。また、貫通スルーホー ルサイズの補正のみを行った場合、ベストフォーカス時 の寸法を補正することは可能であるが、孤立貫通スルー ホールパターンとライン密集部とでは、デフォーカス特 性が異なるため、デフォーカス時まで考えると寸法精度 の向上は困難である。

【0007】ロジック配線層を例に図14を用いて説明 する。図14(a)~(c)は、ロジック配線層に貫通 スルーホールパターンTHと微細配線パターンLNが共 存しているパターンレイアウトの例を示す平面図であ る。図14(a)は、貫通スルーホールパターンTHと 微細配線パターンLNが孤立して存在している例を、図 14 (b) は、片側が開放、反対側が密集部となってい る貫通スルーホールパターンTHと微細配線パターンL Nの例を、図14(c)は、貫通スルーホールパターン THと微細配線パターンLNが密集している例を示す。 【0008】たとえば露光波長0.248μm、ステッ パの開口数NA=0.6で通常照明を用いた場合に、光 近接効果補正(OPC)を行わなければ、0.25 μm ラインの先端部の縮量は、本発明者らの実験結果によれ ば、孤立部で60mm、密集部で30mm程度になる。 同様に、貫通スルーホールパターンは、本発明者らの実 験結果によれば、孤立部で80nm、密集部で50nm 程度の補正量が必要になる。このため、図14(a)か ら(c)に示すように、ライン先端には周辺パターンに 応じたハンマーヘッドHHを付加しなければならず、ま た貫通スルーホールパターンTHに対しては周辺パター ンに応じた寸法補正が必要になる。ただし、図14で は、ライン先端のハンマーヘッドHHの付加および貫通 スルーホール部の寸法補正のみを、ルールベースのOP Cに従い適用した例を示している。寸法に影響を与える 周辺パターンの対象領域が広いほどルールは複雑にな り、DA処理の時間は膨大となる。さらに、一般的なル ールベースのOPCでは、図15に示すようなパターン レイアウトの場合に、中心に位置するパターンP1が孤 立部と判断され、孤立部と同じ補正を施す結果となる。 このため、図15に示す矢印Aの個所での配線ショート マージンの低下を生じる。

【0009】本発明の目的は、孤立パターンあるいは隣 で、異なるデフォーカス特性をもつパターンが共存する 50 接領域に他のパターンが存在しないパターンを含む配線

等のパターンの解像度を向上することにある。

【0010】また、本発明の他の目的は、孤立パターン とラインパターン等の繰り返しパターンが混在するパタ ーン、すなわち、デフォーカス特性が異なるパターンが 混在するパターンの解像度を向上することにある。

【0011】さらに、本発明の目的は、これら孤立パタ ーンと密集パターンとが混在するパターンの光近接補正 を現実的な補正計算の範囲内で精度良く行う方法を提供 することにある。

【0012】本発明の前記ならびにその他の目的と新規 10 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

$\{0.013\}$

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0014】本発明の半導体装置の製造方法は、半導体 素子が形成された半導体基板上のいずれかの層に絶縁膜 を形成し、絶縁膜に下層配線または半導体素子に接続す る接続部材を形成する工程と、接続部材上に導電膜を形 20 成し、導電膜をパターニングして配線層を形成する工程 とを含み、導電膜のパターニングには、配線として機能 する配線パターンとダミーパターンとを含むマスクが用 いられ、配線パターンには、隣接するパターンの存在し ない隣接パターン不存在部が含まれ、隣接パターン不存 在部の周辺にダミーパターンが配置されているものであ る。

【0015】このような半導体装置の製造方法では、隣 接パターン不存在部の周辺にダミーパターンが配置され ているため、隣接パターン不存在部 (代表的には孤立パ 30 ターン)と密集パターンとのパターン間隔が擬似的にほ ぼ同等となり、同様な光近接効果を生じるようになる。 このため、光近接効果補正を全てのパターンに均等な条 件で適用することが可能となり、パターンごとに隣接パ ターンの形状、距離等を考慮して個別に補正計算する必 要がない。この結果、光近接効果補正の計算が簡単にな り、計算負荷を低減できる。一方、全てのパターンに的 確な光近接補正を施すことができるため、パターン解像 度は十分に高く維持することができる。

【0016】なお、ダミーパターンは、配線パターンに 40 含まれる孤立パターンと同等の寸法で形成された方形パ ターンで構成され、方形パターンが孤立パターンを取り 囲む位置に孤立パターンに近接して配置たものであり、 方形パターンが配線パターンの位置に配置されるときに は方形パターンは配置されないようにしても良い。

【0017】また、配線パターンを構成する個々のパタ ーンに対する光近接効果補正は、周辺に配置されるパタ ーンに依存せず、同一ルールを適用して行うことができ る。

件には、ラインアンドスペースパターンその他の繰り返 しパターンに適した、輪帯照明その他の変形照明を適用 することができる。すなわち、ダミーパターンを配置し ているので、孤立パターンはもはやデフォーカス特性の 面では孤立パターンとしてではなく、ラインアンドスペ ース等と同様に繰り返しパターンと同等なデフォーカス 特性を持つ。このため、輪帯照明等、繰り返しパターン に適した変形照明を適用することができ、デフォーカス 特性を最適化して、さらに解像度を向上することができ

【0019】本発明の半導体装置は、半導体素子が形成 された半導体基板と、半導体基板上の何れかの層に形成 された絶縁膜と、絶縁膜に形成された接続部材と、絶縁 膜上に形成された配線層とを含み、配線層には、配線と して機能する配線パターンと、配線としては機能しない ダミーパターンとが含まれ、配線パターンには、密集パ ターンと孤立パターンと含まれ、ダミーパターンは、孤 立パターンを取り囲む位置に孤立パターンに新設して形 成されているもの、あるいはダミーパターンは、配線パ ターンに含まれる隣接パターン不存在部の周辺に配置さ れるものである。このような半導体装置は、前記した半 導体装置の製造方法により製造される。

【0020】また、本発明のマスクパターン生成方法 は、配線パターンとダミーパターンとを併有し、配線パ ターンには、隣接するパターンの存在しない隣接パター ン不存在部が含まれるマスクパターンの生成方法であっ て、隣接パターン不存在部の周辺にダミーパターンを配 置する第1の方法、配線パターンを生成し、隣接パター ン不存在部の周辺にダミーパターンを配置し、配線パタ ーンとダミーパターンとが重畳して形成されるダミーパ ターンの部分を除去し、ダミーパターンと配線パターン とを合成する第2の方法、配線パターンと配線パターン に含まれる孤立パターンとを別々のレイアウト層で生成 し、孤立パターンの周辺にダミーパターンを配置し、配 線パターンと孤立パターンおよびダミーパターンとを合 成する第3の方法、または、配線パターンと配線パター ンに含まれる孤立パターンとを別々のレイアウト層で生 成し、孤立パターンの周辺にダミーパターンを配置し、 孤立パターンおよびダミーパターンと配線パターンとが 重畳して形成される孤立パターンおよびダミーパターン の部分を除去し、配線パターンと孤立パターンおよびダ ミーパターンとを合成する第4の方法、の何れかの方法 を有し、配線パターンを構成する個々のパターンに対す る光近接効果補正を、周辺に配置されるパターンに依存 せず、同一ルールを適用して行うものである。このよう なマスクパターン生成方法により、前記製造方法で用い るマスクを生成することができる。

[0021]

【発明の実施の形態】以下、本発明の実施の形態を図面 【0018】また、パターニングに用いる露光の照明条 50 に基づいて詳細に説明する。なお、実施の形態を説明す

8

るための全図において、同一の機能を有する部材には同 一の符号を付し、その繰り返しの説明は省略する。

【0022】図1~図12(図8、図9を除く)は、本発明の一実施の形態である半導体装置の製造工程の一例を工程順に示した断面図または平面図である。図8および図9は、本実施の形態の製造方法で用いるマスクのパターン生成方法を説明する概念図である。

【0023】まず、図1に示すように、半導体基板1の 主面に素子分離領域2を形成し、n型ウェル3、p型ウェル4を形成する。

【0024】たとえばp型で比抵抗が10Ωcm程度の単 結晶シリコンからなる半導体基板1を用意し、たとえば 850℃程度でウェット酸化して形成した膜厚10nm程 度の薄いシリコン酸化膜(図示せず)およびたとえばC VD (Chemical Vapor Deposition) 法で形成した膜厚 140m程度のシリコン窒化膜(図示せず)を半導体基 板1上に堆積する。その後、フォトレジスト膜をマスク にして、半導体基板1をドライエッチングすることによ り、素子分離領域の半導体基板1に深さ300~400 nm程度の溝5を形成する。その後、たとえばオゾン (O 。)とテトラエトキシシラン(TEOS)とをソースガ スに用いたプラズマCVD法で堆積されたシリコン酸化 膜(図示せず)を300~400nm程度の膜厚で堆積 し、このシリコン酸化膜をCMP法により研磨して溝5 以外の領域のシリコン酸化膜を除去し、溝5の内部にシ リコン酸化膜を残して素子分離領域2を形成する。

【0025】次に、半導体基板1の表面に残存しているシリコン窒化膜をたとえば熱リン酸を用いたウェットエッチングで除去し、犠牲酸化膜の形成後、イオン注入を行って、n型ウェル3およびp型ウェル4を形成する。なお、このイオン打ち込みに続いて、MISFETのしきい値電圧を調整するためのイオン打ち込みをしても良い。

【0026】次に、図2に示すように、半導体基板1の表面に、ゲート絶縁膜6を形成する。ゲート絶縁膜6は、たとえばCVD法により形成し、膜厚はたとえば7nmとする。その後、ゲート絶縁膜6上にゲート電極となる多結晶シリコン膜(図示せず)を形成し、この多結晶シリコン膜を所定のパターンにパターニングして、ゲート電極7を形成する。その後、ゲート電極7の存在下40でイオン注入を行い、MISFETのソース・ドレイン領域となる不純物半導体領域8を形成する。不純物半導体領域8は、ゲート電極7に対して自己整合的に形成され、n型ウェルにはp型不純物が、p型ウェルにはn型不純物が導入される。また、不純物半導体領域8には、低濃度の不純物が導入される。

【0027】次に、図3に示すように、ゲート電極7の 側壁にサイドウォールスペーサ9が形成される。サイド ウォールスペーサ9の形成は、たとえばシリコン窒化膜 を半導体基板1の全面にたとえばCVD法を用いて形成 50

し、このシリコン窒化膜を異方性エッチングして、ゲー ト電極7の側壁にのみ残存するように形成する。シリコ ン窒化膜はシリコン酸化膜に代えることができる。その 後、サイドウォールスペーサ9およびゲート電極7の存 在下で、イオン注入を行い、高濃度の不純物半導体領域 10を形成する。不純物半導体領域10は、サイドウォ ールスペーサ9に対して自己整合的に形成され、n型ウ エルにはp型不純物が、p型ウェルにはn型不純物が導 入されるように形成される。また、不純物半導体領域1 10 0には、高濃度の不純物が導入される。このようにし て、高濃度の不純物半導体領域10および低濃度の不純 物半導体領域 8 とで LDD (Lightly Doped Drain) が 構成される。その後、シリサイド層11を形成する。シ リサイド層11は、たとえば半導体基板1の全面にタン グステン、チタン、コバルト等の金属膜を堆積し、その 後熱処理を施して、前記金属膜をシリコンとが接してい る部分にシリサイド反応を発生させる。この後未反応の 金属膜を選択的に除去する。すなわち、いわゆるサリサ イド法を用いて形成できる。このようにシリサイド層1 1を形成することにより、ゲート電極7の抵抗を低減 し、また、ソース・ドレイン領域の接触抵抗を低減でき

【0028】次に、図4に示すように、絶縁膜12、13を形成し、接続部材であるプラグ14を形成する。

【0029】絶縁膜12には、たとえばCVD法によるシリコン窒化膜を用いることができる。

【0030】絶縁膜13には、たとえばTEOSとオゾンを用いてCVD法により形成したシリコン酸化膜を適用できる。また、SOG (Spin On Glass) 等流動性の高い絶縁膜を用いても良い。また、絶縁膜13の表面はCMP法により平坦化できる。

【0031】プラグ14は、絶縁膜13に開口した接続 孔内に形成する。接続孔は、たとえばシリコン酸化膜が エッチングされやすくシリコン窒化膜がエッチングされ 難い第1のエッチングにより絶縁膜13をエッチングし た後、シリコン窒化膜がエッチングされる第2のエッチ ングで絶縁膜12をエッチングしても良い。この場合、 第1のエッチングではシリコン窒化膜で構成した絶縁膜 12がエッチングストッパとして機能し、半導体基板1 (素子分離領域2) の過剰なエッチングを防止できる。 接続孔を形成した後、この接続孔を埋め込む導電膜を堆 積する。導電膜にはたとえば多結晶シリコン膜を適用で きる。多結晶シリコン膜に代えて、窒化チタン膜とタン グステン膜との積層膜を適用することもできる。これら 導電膜を形成後、CMP法を適用して導電膜を研磨し、 あるいはエッチバック法を適用して絶縁膜13上の導電 膜をエッチングし、接続孔の内部にのみ導電膜が残存す るようにする。これによりプラグ14を形成する。

【0032】なお、プラグ14は、図14(a)の平面図に示すようなレイアウトで形成する。

q

【0033】次に、図5に示すように、配線15および ダミーパターン16を形成する。配線15およびダミー パターン16の形成は、プラグ14の形成後、半導体基 板1(絶縁膜13)上に導電膜を全面に堆積し、これを パターニングして形成できる。導電膜には、たとえばタ ングステン膜、窒化チタンとタングステン膜との積層膜 を適用できる。

【0034】配線には、孤立パターンが含まれ、図15 (a)に示す場合では、プラグ14上にのみ形成される配線15(貫通スルーホール部)が孤立パターンに相当 10 する。また、プラグ14上にのみ形成されるわけではないが、周辺に配線パターンが存在しない配線15(図15(a)においては右側部分の配線15)も孤立パターンに含む。このような周辺に配線パターンが存在しない配線15の周辺にはダミーパターン16が形成される。

【0035】ダミーパターン16は配線としての機能はなく、図示するように孤立パターンと同等の寸法の方形で形成され、各方形パターンは孤立パターンを取り囲むように形成する。このようなダミーパターン16により、OPCの対象となるパターン(配線15)の周辺状 20 況がほぼ一定になるようにしている。

【0036】また、配線15のOPCが必要な部分には、ハンマーヘッド17が付加される。このハンマーヘッド17は、光近接効果によりパターン面積が縮む分を補償するものであり、ハンマーヘッド17を配線15に付加した状態でマスクを作成し、フォトリソグラフィを適用することにより、適正な形状でパターンが現像される。本実施の形態では、ダミーパターン16を配置しているので、配線15の周辺のパターン状況が一定になっており、OPCを適用するルールを一定にして、OPC 30にかかる計算負荷を低減できる。

【0037】次に、ダミーパターン16の配置方法を図6および図7を用いて説明する。まず、配線15のうちラインの先端部Bおよび貫通スルーホール部Cの周辺に図示するような一定形状のダミーパターン16を付加する。ダミーパターン16は8個の方形パターンがからなり、各方形パターンは貫通スルーホール部Cを取り囲むように配置される。

【0038】次に、必要ならばダミーパターンが配線パターンと重なった部分Dは、配線パターンとダミーパタ 40 ーンの共通部分を取り出す等の、OPC機能を備えていない従来のDAツールでも処理可能な簡単なDA処理を施し、ダミーパターンを消去する。図7に示す密集パターンに場合には、このダミーパターンの消去により全くダミーパターンが配置されない状況も生ずる。この結果、OPC処理が必要な部分の周辺パターン状況をほぼ一定にでき、周辺パターンに依存しない一定のハンマーへッドの付加あるいは寸法補正で、個別にOPC処理を行った場合と同様な効果を得ることができる。この場合、OPC処理は周辺パターンの状況を勘案する必要が 50

なく、DA処理の高速化が可能となる。また、図15に 示すような最も好ましくない状況を回避できる。

【0039】図8は、ダミーパターンの生成手順を示す 概念図である。図9は、パターン生成に用いるコンピュ ータシステムの概念図である。図9に示すような、サー バ30に接続されたワークステーション31を用いてパ ターンの生成を行う。サーバ30には、パターンデータ ベース32が格納されている。図8に示すように、ま ず、設計パターンデータベース20に設計パターンデー タを蓄積する。その後、階層化された設計パターンデー タを生成し、階層パターンデータベース21に蓄積す る。この階層パターンデータからダミーパターンを付加 すべきパターンを抽出する (ステップ22)。なお、す でに対象パターンが階層化されて別層で定義されている ときにはこのステップは不要である。次に、対象パター ンの周辺にダミーパターンをルールに従って生成し(ス テップ23)、次いで設計パターンデータベース20の 設計パターンを参照してパターンの重なりを抽出し、こ れを削除する(ステップ24)。そして、このデータを 補正後データとして補正後データベース25に格納す る。その後、一定のルールつまり周辺パターンの状況を 考慮しないOPCを実施してマスクパターンを生成す

【0040】なお、ここでは、配線パターンの形成後にダミーパターンおよび貫通スルーホールパターンを重ねて、重畳部を消去するパターン生成方法を説明したが、配線パターンから貫通スルーホールパターンを分離せずにダミーパターンを配置しても良い。また、ダミーパターンを配置後、重畳部を消去せず、ダミーパターンと配線パターンとを重ねて形成しても良い。この場合ダミーパターンの幅は配線パターンに幅よりも狭いか同じであることが好ましい。また、配線パターンに重ならないようにダミーパターンを配置してもよい。

【0041】また、ダミーパターン16を付加する処理とハンマーヘッド17を付加する処理を別々に行わずに、例えば、周辺ダミーパターンとハンマーヘッドを1つの設計セルとし、ハンマーヘッド付加の際に同時にダミーバタンも付加されるようにし、最後に配線パターンと重なったダミーパターンを消去してもよい。配線パターンで高精度の加工が必要となるのは、その上層または下層のスルーホールパターンが接続する部分であり、この部分のみにダミーパターンを配置するには、各スルーホールパターンの周辺にダミーパターンを配置したのち、配線層に合成すればよい。この場合も、必要に応じて配線パターンと重なったダミーパターンを簡単なDA処理により削除することは可能である。

【0042】また、加工ルールが比較的緩い場合に、ダミーパターン配置のみで目標加工精度を達成できれば、配線パターンに対してのOPCは不要である。

【0043】さらに、特に輪帯照明等変形照明を用いた

12

場合、ダミーパターン配置によりフォーカスマージンを大きく向上させることができる。図10に、0.25μ m幅のラインアンドスペース(E)と孤立貫通スルーホールパターンの周辺ダミーパターンありの場合(F)と周辺ダミーパターンなし(G)の場合のフォーカスマージンのシミュレーション結果を示す。輪帯照明を用いた場合に、周辺ダミーパターンの付加によりフォーカスマージンを拡大できることがわかる。また、単なる貫通スルーホールパターンの寸法補正の場合に比較して、デフォーカス時の寸法変動をラインアンドスペースのデフォーカス特性に近づけることができ、デフォーカス時まで考慮して寸法精度を向上することが可能となる。

【0044】また、前記ダミーパターン16はハンマーヘッド17が形成される位置を中心に配置する例を示したが、図11に示すように、ラインパターンLの側にダミーパターン16が配置されても良い。

【0045】次に、図12に示すように、配線15、ダミーパターン16を覆う絶縁膜40を形成し、プラグ41を形成する。絶縁膜40は絶縁膜13と同様であり、プラグ41はプラグ14と同様である。

【0046】さらに、配線42およびダミーパターン43を、図13に示すように形成する。配線42およびダミーパターン43は、配線15およびダミーパターン16と同様である。さらに、同様にして上層配線を形成できるが、詳細な説明は省略する。

【0047】本実施の形態によれば、配線パターンの周 辺に他の配線が存在しない孤立パターン(たとえば貫通 スルーホールパターン)の周辺にダミーパターンを配置 するため、配線パターンの周辺状況を密集パターンの領 域と同じにすることができる。この結果、孤立パターン 30 と密集パターンとが混在するような回路、たとえばロジ ック回路のような半導体装置においても、OPCを簡易 に適用できる。つまり、孤立パターンであっても、密集 パターンと同様のパターン周辺状況を実現できるので、 OPCを適用する際に、周辺パターンの状況を考慮せず に、一定の最適なルールを設定できる。このため、OP Cにかかる計算負荷を低減して計算時間を短縮し、ある いは、大規模な回路にOPCを適用でき、配線パターニ ングの精度を向上できる。また、輪帯照明等、ラインア ンドスペースパターンの解像に適した変形照明を用いる 40 ことができ、フォトリソグラフィの焦点深度を大きくし て解像度を向上できる。

【0048】以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

【0049】たとえば、実施の形態では、ロジック回路 等一般的なMISFET回路について説明したが、DR AM、システムLSI、フラッシュメモリ等にも適用で 50 きる。

[0050]

【発明の効果】本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

【0051】(1) 孤立パターンあるいは隣接領域に他のパターンが存在しないパターンを含む配線等のパターンの解像度を向上できる。

ルーホールパターンの寸法補正の場合に比較して、デフ 【0052】(2)孤立パターンとラインパターン等の オーカス時の寸法変動をラインアンドスペースのデフォ 10 繰り返しパターンが混在するパターン、すなわち、デフ ーカス特性に近づけることができ、デフォーカス時まで オーカス特性が異なるパターンが混在するパターンの解 考慮して寸法精度を向上することが可能となる。 像度を向上できる。

> 【0053】(3) これら孤立パターンと密集パターン とが混在するパターンの光近接補正を現実的な補正計算 の範囲内で精度良く行うことができる。

> 【0054】つまり、ロジック回路等のランダムパターンに対し、OPC処理を行う場合のDA処理時間を減らし、OPCの大規模ロジック回路への適用を可能にする。この結果、半導体集積回路装置、特にロジック回路等の加工精度を向上させることができ、さらに、パターンの微細化を可能にする。

【図面の簡単な説明】

【図1】本発明の一実施の形態である半導体装置の製造 方法の一例を工程順に示した断面図である。

【図2】実施の形態の半導体装置の製造方法の一例を工程順に示した断面図である。

【図3】実施の形態の半導体装置の製造方法の一例を工程順に示した断面図である。

【図4】実施の形態の半導体装置の製造方法の一例を工 理順に示したものであり、(a)は平面図、(b)は断 面図である。

【図5】実施の形態の半導体装置の製造方法の一例を工程順に示したものであり、(a)は平面図、(b)は断面図である。

【図6】(a)、(b)は、図5の段階における他の領域を示した平面図である。

【図7】図5の段階におけるさらに他の領域を示した平面図である。

【図8】実施の形態の半導体装置の製造方法で用いるマスクの生成方法を示す概念図である。

【図9】マスクパターンの生成に用いるコンピュータシ ステムを示す概念図である。

【図10】(a)、(b)は、図5に示す半導体装置の他の例を示す平面図である。

【図11】照明条件による焦点深度の相違を示すグラフである。

【図12】実施の形態の半導体装置の製造方法の一例を 工程順に示したものであり、(a)は平面図、(b)は 断面図である。

【図13】実施の形態の半導体装置の製造方法の一例を

14

. 工程順に示したものであり、 (a) は平面図、 (b) は 断面図である。

13

【図14】 (a) ~ (c) は、本発明の課題を示す平面 図である。

【図15】本発明の課題を示す平面図である。

【符号の説明】

- 1 半導体基板
- 2 素子分離領域
- 3 n型ウェル
- 4 p型ウェル
- 5 溝
- 6 ゲート絶縁膜
- 7 ゲート電極
- 8 不純物半導体領域
- 9 サイドウォールスペーサ
- 10 不純物半導体領域
- 11 シリサイド層

12 絶縁膜


13 絶縁膜

14 プラグ

- 15 配線
- 16 ダミーパターン
- 17 ハンマーヘッド
- 20 設計パターンデータベース
- 21 階層パターンデータベース
- 25 補正後データベース
- 10 30 サーバ
 - 31 ワークステーション
 - 32 パターンデータベース
 - 40 絶縁膜
 - 41 プラグ
 - 42 配線
 - 43 ダミーパターン


【図1】

図 1




[図2]

Z 2




【図3】


図 3




【図6】

图 6








【図15】

図 15

【図9】 ワークステーション


【図10】


27 10




【図11】

BØ 11





【図14】



フロントページの続き

(72) 発明者 青木 英雄

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内

(72)発明者 森 和孝

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 。(72)発明者 長谷川 昇雄

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内

Fターム(参考) 5F033 QQ01 QQ08 QQ37 QQ48 UU01

VV01

5F048 AC03 BE03 BF00

5F064 EE15